EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

02272753

PUBLICATION DATE

07-11-90

APPLICATION DATE

: 14-04-89

APPLICATION NUMBER

: 01094686

APPLICANT:

KAWASAKI STEEL CORP;

INVENTOR:


TAKEDA AKIRA;


INT.CL.

H01L 27/04 H01F 17/00

TITLE

SEMICONDUCTOR DEVICE





ABSTRACT :

PURPOSE: To acquire inductance without occupying a large area by forming first and second conductor layers on a semiconductor substrate with an insulating layer therebetween by a coil-type pattern where flux is generated between the first and second conductive layers.

CONSTITUTION: The upper end of a second conductive layer 16 is connected to the upper end of a first conductive layer 14 through a contact hole 20A. The lower end of a second conductive layer 16 is connected to the lower end of the first conductive layer 14 through a contact hole 20B. Thereby, the first conductive layer 14 and the second conductive layer 16 form a solid coil where flux passes through inside an insulating layer 12. In the semiconductor device 18, the number of turns can be increased or decreased only by increasing or decreasing the number of repetition patterns. A coil diameter can be changed by changing a film thickness of the insulating layer 12, thereby increasing or decreasing inductance. Accordingly, optimum inductance can be set relatively arbitrarily and easily without occupying a large area on a semiconductor substrate 10.

COPYRIGHT: (C)1990,JPO&Japio

⑩ 日本 国特 許 庁 (JP)

① 特許出願公開

② 公 開 特 許 公 報(A) 平2-272753

@Int. Cl. 5

識別記号

庁内整理番号

④公開 平成2年(1990)11月7日

H 01 L 27/04 H 01 F 17/00 L 7514-5F D 6447-5E

審査請求 未請求 請求項の数 1 (全3頁)

②特 願 平1-94686

20出 願 平1(1989)4月14日

@発明者 武田 晃

千葉県千葉市川崎町1番地 川崎製鉄株式会社技術研究本

部内

勿出 顋 人 川崎製鉄株式会社

兵庫県神戸市中央区北本町通1丁目1番28号

⑭代 理 人 弁理士 松山 圭佑 外2名

明 細 書

1. 発明の名称

半導体装置

2. 特許請求の範囲

(1) 半導体基板上に、少なくとも一層の絶縁層を間にして、第1及び第2の導電層を、磁束が該第1及び第2の導電層間に発生するコイル形のパターンで形成してなる半導体装置。

3. 発明の詳細な説明

【産業上の利用分野】

この発明は、半導体基板上にインダクタンスを 得るためのコイルを形成した半導体装置に関する。 【従来の技術】

例えば、特開昭 6 3 - 4 8 8 0 9 号、同 6 3 - 4 8 8 5 5 号、同 6 3 - 4 8 8 5 6 号公報に開示されるように、半導体基板上にスパイラルインダクタやコンデンサを形成した半導体装置がある。

ところで、半導体装置を外部の装置と接続した とき、一種のRLC共振回路ができあがつて、半 導体装置からの出力波に対する反射波が発生し、 これによつて、出力波の波形がダンピングを起こしてしまうということがある。

このため、出力のアウトプツトバツフアとして、 半導体装置側に、インダクタンスを入れることに より、上記ダンピングを解消することが考えられ

【発明が解決しようとする課題】

出力のアウトアットバッフアとしてのインダク タンスは、半導体装置に応じて最適量が得られる ようにしなければならない。

しかしながら、上記のようなスパイラルインダクタやコンデンサを形成した半導体装置においては、コイルが半導体基板表面と平行且つ一つの面内に配置されていて、インダクタンスしを変えるためには、コイルの巻き数を変えなければならず、このようにすると、大きなインダクタンスしを得るためには、半導体基板表面のかなりの面積が占められてしまうという問題点が生じる。

この発明は、上記問題点に鑑みてなされたものであつて、半導体基板表面の大きな面積を占める

ことなく、且つ、容易に任意のインダクタンスし を得ることができるようにした半導体装置を提供 することを目的とする。

【課題を解決するための手段】

この発明は、半導体基板上に、少なくとも一層の絶縁層を間にして、第1及び第2の導電層を、磁束が該第1及び第2の導電層間に発生するコイル形のパターンで形成してなる半導体装置により上記目的を達成するものである。

【作用】

この発明においては、インダクタンスを得るためのコイルが第1及び第2の導電層から、立体的に形成されているので、半導体基板表面の大きな面積を占めることがない。

又、コイルのパターンをスパイラル状に形成する従来のスパイラルインダクタに比較して、巻き線数の増大量に対応する、該コイルのパターンの面積増加率が少なく、従つて、コイル巻き数の増大に対しても、半導体基板表面の占有面積の増加が少ない。

層14と等しいピッチで、且つ、位相をずらした 格子状パターンで形成されている。

前記第2の導電層16の上端は、コンタクトホール20Aを介して図において右側に隣接する第1の導電層14の上端に接続され、又、第2の導電層16の下端は、コンタクトホール20Bを介して、図において左側に隣接する第1の導電層14と第2の導電層16は、磁束が前記絶縁層12内を通る立体的コイルを形成している。

第2図の符号15、17は第1の導電層24の 各パターン間、及び第2の導電層16の各パター ン間を埋める絶縁層を示す。

この第1図及び第2図に示される実施例の半導体装置18は、コイルの巻き数を増減する場合は、繰返パターンの数を増減させればよく、又、絶縁層12の膜圧を変えることによつて、コイル径を変え、これによつてもインダクタンスしを増減できる。

次に第3図及び第4図に示される本発明の第2

更に又、コイルが第1及び第2の導電圏によつ て形成されるので、両導電層間に破性体膜を形成 することによつて、コイルのパターンの占める面 様を増大させることなく、インダクタンスを大幅 に増大させることができる。又、殴性体膜の種類、 サイズによつて、任意のインダクタンスを容易に 得ることができる。

【実施例】

以下本発明の実施例を図面を参照して説明する。 この実施例は、第1図及び第2図に示されるように、半導体基板10上に、絶縁層12を間にして、第1の導電層14及び第2の導電層16を、磁束が該第1及び第2の導電層14、16間に発生するコイル形のパターンで形成して、半導体装置18を構成したものである。

即ち、第1の導電暦14は、半導体基板10上に、縦長クランク形状の等間隔線返しパターンでもつて形成され、絶縁暦12はこの第1の導電暦14を被うようにして形成され、前記第2の導電暦16は、絶縁暦12の更に上側に、第1の導電

実施例につき説明する。

この第2実施例は、半導体基板22上に前記第 1回に示される実施例と同様のパターンで第1及び第2の導電層24、26を形成すると共に、これら第1及び第2の導電層24、26の間に、磁性体層28を形成したものである。

第1及び第2の導電層24、26と磁性体層2 8との間には第1及び第2の絶縁層30、32が 形成されている。

この実施例においても、前記第1実施例と同様に、第1の導電層24及び第2の導電層26は、コンタクトホール34A、34Bによりコイル上に接続されている。

この実施例においては、磁性体層28によつてコイルのコアが形成されるので、前記第1図の実施例と比較して、更におおきなインダクタンスLを得ることができる。

又この実施例においては、この磁性体層28の材質、例えば、鉄、鉄合金、或いは磁性体層28の厚さ、幅などの寸法を変えることによつて、任


意のインダクタンスしを容易に得ることができる。 【発明の効果】

本発明は上記のように構成したので、半導体基 板上で、大きな面積を占めることなく、比較的任 意に、且つ容易に、最適のインダクタンスを得る ことができるという優れた効果を有する。


4. 図面の簡単な説明

第1図は本発明に係る半導体装置の実施例を示 す平面図、第2図は第1図のⅡ-Ⅱ線に沿う断面 図、第3図は本発明の第2実施例を示す平面図、 第4図は第3図のIV-IV線に沿う断面図である。


- 10、22…半導体基板、
- 12… 絶緑間、
- 14、24…第1の導電層、
- 16、26…第2の導電層、
- 18…半導体装置、
- 28 … 磁性体層、
- 30…第1の絶縁層、
- 32…第2の絶縁層。




第 1 図











第 4 図

